온라인 창업

• 목록

키옥시아, 핵심 기술 개발로 고밀도 저전력 3D DRAM의 실용화 앞당겨
새로운 고적층형 산화물 반도체 채널 트랜지스터 기술 선보여

도쿄, 일본--(Business Wire / 뉴스와이어)--메모리 솔루션 분야의 세계적인 선도 기업인 키옥시아 코퍼레이션(Kioxia Corporation)은 12월 10일(현지 시간) 미국 샌프란시스코에서 열린 반도체 소자 분야 최고 학회인 IEEE IEDM(International Electron Devices Meeting)에서 고밀도 저전력 3D DRAM의 실용화를 가능하게 하는 고적층형 산화물 반도체 채널 트랜지스터 개발을 발표했다. 이 기술은 인공지능(AI) 서버 및 사물인터넷(IoT) 구성 요소를 포함한 광범위한 응용 분야에서 전력 소비를 줄일 수 있는 잠재력을 가지고 있다.

인공지능 시대에 접어들면서 대용량 데이터 처리를 위해 저전력 소모의 DRAM에 대한 수요는 나날이 증가하고 있다. 기존 DRAM 기술은 메모리 셀 크기 축소의 물리적 한계에 도달하고 있어 추가 용량 확보를 위해 메모리 셀을 3D로 적층하는 연구가 활발히 진행되고 있다. 기존 DRAM처럼 적층형 메모리 셀의 트랜지스터 채널 재료로 단결정 실리콘을 사용하면 제조 비용이 증가하고, 메모리 용량이 커질수록 메모리 셀 리프레시에 필요한 전력 소모량도 비례적으로 증가하게 된다.

지난해 IEDM 당시 키옥시아는 산화물 반도체로 만들어진 수직 트랜지스터를 사용하는 산화물 반도체 채널 트랜지스터 DRAM(OCTRAM) 기술 개발을 발표한 바 있다. 올해 발표에서는 OCTRAM의 3D 적층을 가능하게 하는 고적층형 산화물 반도체 채널 트랜지스터 기술을 선보이고, 8층으로 적층된 트랜지스터의 동작을 검증했다.

올해 발표된 새로운 기술은 기존의 실리콘 산화물 및 실리콘 질화물 박막을 적층하고, 실리콘 질화물 영역을 산화물 반도체(InGaZnO)로 대체하여 수평으로 적층된 트랜지스터의 수직 구조를 동시에 형성한다. 또한 새롭게 도입된 3D 메모리 셀 구조는 수직 피치 확장을 가능케 한다. 이러한 제조 공정 및 구조는 3D 메모리 셀 적층 구현에 따른 비용 문제에 탁월한 해결책이 될 것으로 기대된다.

뿐만 아니라 낮은 오프 전류 특성을 가진 산화물 반도체는 리프레시 전력을 줄일 수 있을 것으로 예상된다. 본 연구에서는 치환 공정을 통해 형성된 수평 트랜지스터에 대해 높은 온 전류(30μA 이상)와 초저 오프 전류(1aA 미만, 10⁻¹⁸A) 특성을 구현했다. 나아가 수평 트랜지스터로 구성된 8층 적층 구조를 성공적으로 제작하고, 해당 구조 내 트랜지스터의 정상적인 동작을 확인했다.

키옥시아 코퍼레이션은 이 기술에 대한 지속적인 연구 개발로 3D DRAM의 실용화를 견인할 것이다.